如何优化Stratix IV器件中PMA Direct接口的时序性能?

使用PMA Direct模式的Stratix®IV高速发送器接口(发送器中的ALTGX宏功能收发器模式Basic(PMA Direct))可能难以针对时序性能进行优化。从Quartus®II12.0版开始,软件中还有一个额外的延迟仿真,以反映整个PVT范围内的时序性能。

解决/修复方法

有关这些接口的时序收敛的信息,请参考AN 580:在基本(PMA Direct)功能模式 (PDF)中实现时序收敛。

管理时钟资源分配部分中,AN 580描述了必须使用具有低插入延迟的时钟资源来实现信道时钟。外围时钟具有所有全局信号的​​最低插入延迟。但是,如果您需要更低的时钟插入延迟来关闭时序,请从外设时钟切换到使用本地布线。当您使用本地布线作为收发器通道时钟时,请不要使用本地布线来驱动比您添加的任何寄存器阶段更多的逻辑。使用全局信号驱动任何用户逻辑。有关Quartus II设置文件( .qsf )的分配和步骤,请参考AN 580进行相应的时钟布线分配。要优化寄存器布局以获得最佳时序性能,您可能需要提供其他布局约束。

对于使用外设布线的发送通道时钟,AN 580包含使用寄存器放置脚本pmadirect_ff_placer.tcl的指令,该脚本位于<Quartus II安装目录> / common / tcl / apps / pmaff中

对于使用本地布线的传输通道时钟,您可以使用以下步骤运行Tcl脚本,将寄存器放置在收发器接口布线附近:

  1. 下载PMA直接寄存器约束脚本
  2. 在命令提示符下,将目录更改为已编译设计的位置
  3. 使用以下命令获取脚本:
    quartus_sta -t stratixiv_pma_direct_register_constraints.tcl -project <project name>
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:49:49 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它