为什么对于ALTPLL宏功能Cyclone III和Cyclone IV器件,PLL相移的RTL仿真结果不正确?

根据PLL设置,RTL仿真结果可能会显示ALTPLL宏功能生成文件的错误相移。这会影响Cyclone®III和Cyclone IV器件中为VHDL和Verilog生成的ALTPLL宏功能。

当使用ALTLVDS宏功能时,此问题也会影响RTL仿真,因为它还使用ALTPLL宏功能的时钟。

解决/修复方法

为了从仿真中获得正确的相移结果,您可以使用拟合后仿真模型(.vho文件)。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:45:47 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它