为什么在编译使用维护层次结构选项时生成的VHDL输出网表时,我的仿真工具会看到错误?

由于Quartus®II10.1及更高版本中的问题,如果使用More EDA Netlist Writer Settings中Maintain hierarchy选项生成网表,VHDL输出网表可能包含错误。

由于网表中缺少信号,您可能会看到的典型错误包括:

  • 未知标识符
  • 信号分配的非法目标

解决/修复方法

要解决此问题,请按照以下步骤关闭“ 维护层次结构”选项:

  1. 在Quartus II Assignments菜单上,单击Settings
  2. 从“类别”列表中,展开“ EDA工具设置” ,然后单击“ 仿真”
  3. 单击“ 更多EDA网表编写器设置”
  4. 为“ 维护层次结构”选项选择“

从Quartus II 12.0版本开始修复此问题。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:45:20 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它