仿真示例设计失败并产生警告

此问题会影响DDR2和DDR3,LPDDR2,QDR II和RLDRAM II产品。

仿真示例设计可能会停止响应并发出类似于以下内容的警告:

# 3271428747 Note : Input frequency on DLL instance ddr3_ctrl_av_example_sim.e0.if0.dll0.dll_wys_m.inst now matches with specified clock frequency. # 3271457497 Warning : Input frequency violation on DLL instance ddr3_ctrl_av_example_sim.e0.if0.dll0.dll_wys_m.inst. Specified input period is 2500 ps but actual is 3750 ps

解决/修复方法

此问题的解决方法如下:

  1. 在文本编辑器中,打开仿真示例设计顶级文件(例如, corename_example_sim.v )。
  2. 在仿真示例设计顶级文件中,更改参考时钟BFM时钟速率以匹配所需的频率(MHz)。
  3. 例如,对于altera_avalon_clock_sourcepll_ref_clk实例,替换.CLOCK_RATE (32)

    .CLOCK_RATE (32.765)

此问题将在以后的版本中修复。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:44:42 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它