全局非锁相环(PLL)时钟可以驱动负边沿和正边沿触发输入/输出单元(IOE)寄存器吗? (APEX TM)

是。全局非PLL时钟可以驱动负边沿和正边沿触发的IOE寄存器。但是,在馈送IOE时,使用本地互连布线其中一个极性时钟。如果使用PLL,则时钟只能驱动所有正边沿或所有负边沿触发的IOE寄存器。
有关更多信息,请参阅解决方案“锁相环(PLL) altclklock在输入/输出元件(IOE)中输出时钟负边沿触发寄存器吗?”
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:44:39 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它