Arria V收发器Native PHY IP内核宏功能中的TX PLL时钟端口标记错误

如果您在MegaWizard插件管理器中创建Arria V收发器Native PHY IP核宏功能,并启用使用外部TX PLL选项将ext_pll_clk端口暴露给外部发送器(TX)锁相环(PLL),则ext_pll_clktx_pll_refclk端口出现在程序框图中,但只有ext_pll_clk端口用于IP内核。

解决/修复方法

没有解决方法。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:44:11 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它