Altera FPGA器件中的PLL是否有频率变化规范?

不,Altera®FPGA器件中的PLL没有频率变化规范。

频率变化,换句话说,时钟精度,是Altera PLL时钟源的规范。该规范通常以ppm表示。

必须根据您的应用选择时钟源的频率变化。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:44:06 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它