LL 40GBASE-KR4 IP内核,具有FEC启用失败仿真功能

如果在LL 40GbE IP内核的40GBASE-KR4变体中打开FEC,则测试平台将无法仿真,并且默认IP核仿真模型将无法仿真。出现此问题的原因是PCS无法对齐和偏斜通道。

解决/修复方法

要解决此问题,必须将顶级仿真文件中SYNOPT_FULL_SKEW RTL参数的值更改为值1.此更改会增加仿真时间。

要在Altera提供的测试平台中更改此RTL参数的值,请使用IP内核:

  1. 打开<example_design_install_dir> /example_testbench/alt_e40_avalon_kr4_tb.sv文件进行编辑。
  2. 改变线
  3. localparam SYNOPT_FULL_SKEW = 1\'b0; //enable support for large lane skews

    localparam SYNOPT_FULL_SKEW = 1\'b1; //disable support for large lane skews

此问题将在未来版本的低延迟40和100 Gbps以太网MAC和PHY IP内核中得到修复。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:43:49 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它