为什么Quartus II软件无法合并我的ALTLVDS PLL?

由于Quartus®II软件的行为发生了变化,在9.1 SP2及更早版本中成功合并ALTLVDS PLL的设计可能无法在10.0及更高版本中合并ALTLVDS PLL。更改取决于ALTLVDS接收器上的rx_inclock和ALTLVDS发送器上的tx_inclock是如何连接的。

如果rx_inclock和tx_inclock由您设计中的相同时钟资源驱动,则只要满足PLL合并的所有其他要求(参见下文),就可以成功合并ALTLVDS PLL。

在Quartus II软件9.1 SP2及更早版本中,如果接收器上的rx_outclock连接到发送器上的tx_inclock并使用与接收器上的rx_inclock相同的频率,则ALTLVDS PLL也可以合并。从Quartus II软件10.0开始,Altera不再认为这种配置是合并ALTLVDS PLL的有效条件。要允许ALTLVDS PLL合并,请更改设计,以便rx_inclock和tx_inclock由相同的时钟资源驱动。

如果您的现有设计是在Quartus II软件9.1 SP2或更早版本中编译的,则无需重新编译即可满足新的ALTLVDS PLL合并规则。

ALTLVDS PLL合并要求

  • 相同的时钟源
  • 相同的pll_areset源
    • 如果一个ALTLVDS实例使用pll_areset,则所有实例必须使用相同的pll_areset
  • 相同的反序列化/序列化因子
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:43:24 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它