为什么我的多器件PPS配置方案失败和/或我的第二台器件的RDnBSY线看起来不正确?

如果用户的配置数据未在总线上保留整个字节周期,则使用PPS模式配置多个基于Altera SRAM的器件时可能存在问题,如Altera应用笔记AN116所示。

一旦先前器件的nCEO信号变低,链中的第二个和随后的器件将变为活动状态。但是,来自前一器件的nCEO信号不一定在字节边界上变为活动状态。如果用户配置数据在nCEO变为低电平后的第一个DCLK边沿无效,则器件将锁存不正确的数据,从而无法实现成功配置。这种情况仅在用户共享其上呈现配置数据的总线的情况下才出现,使得配置数据仅对字节周期的一部分有效。

类似地,在NCEO变为低电平后,第二个器件的RDYnBSY线将在第一个时钟沿变为低电平,表示数据已锁存到器件中。因此,RDYnBSY可能不会在链中的第二个和后续器件的字节边界上转换。

AN116中未定义字节内nCEO转换的具体位置。只有Stratix器件保证nCEO转换落在字节边界上,所有其他器件可能会转换为中间字节。

通过确保第二个器件在nCEO信号变为低电平后的DCLK的第一个上升沿看到正确的配置数据,可以解决此问题。这可以通过使用外部寄存器或外部RC网络延迟nCEO信号,或通过在nCEO转换后提供下一个数据字节来实现。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-04 18:49:31 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它