为什么即使器件没有得到充分利用,我的Arria V设计也无法布线?

由于Quartus®II13.1及更早版本中的问题,您可能会发现Arria®V设计在器件未充分利用时无法布线。当高扇出时钟被错误地提升为区域时钟网络时,会出现此问题,该区域时钟网络将目标逻辑的位置限制为器件的象限。

解决/修复方法

要解决此问题,请使用以下分配手动将时钟指定为全局而非区域:

set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -to "<clock name>"

计划在Quartus II软件的未来版本中修复此问题。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-04 18:49:19 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它