哪个时钟沿用于在串行闪存加载器(SFL)IP中启动或捕获有源串行(AS)信号?

使用串行闪存加载器(SFL)IP编程串行配置(EPCS)器件,四串行配置(EPCQ)器件或EPCQ-L串行配置器件时,将启动来自/向FPGA的有源串行(AS)信号或在以下时钟边缘捕获:

  • 来自FPGA的nCS和ASDO(DATA0)在DCLK的下降沿启动。
  • 在DCLK的上升沿捕获到FPGA的DATA(DATA1)。

有关AS配置的总体时序关系,请参见相应的器件手册或器件数据手册。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-04 14:30:48 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它