当我的设计使用PLL锁定信号作为异步复位信号时,为什么Design Assistant不会报告规则违规?

由于Quartus®II13.1及更早版本中的问题,当PLL的锁定信号直接连接到寄存器的异步复位时,Design Assistant不会报告规则违规。

当使用PLL的锁定信号作为复位时,将信号同步到目标时钟域以确保正确的时序分析。

解决/修复方法

计划在Quartus II软件的未来版本中修复此问题。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-04 14:30:46 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它