首次访问？先看看 站点介绍吧
Altera不再支持Arria GX，HardCopy IV，Stratix GX和Stratix II GX器件。这些器件仍显示为SerialLite II IP内核参数编辑器中的选项。
请勿选择这些器件。
此问题将在SerialLite II IP核的未来版本中修复。
提问于 2018-08-04 14:29:45 +0800
这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它
订阅RSS
已提问: 2018-08-04 14:29:45 +0800
已查看: 1 次
最后更新: Aug 04 '18
怎样提升LATTICE FPGA CPLD的下载烧录速度，让FPGA的下载更快更省时间？
如何获得我现有的LATTICE FPGA CPLD订购许可证的临时扩展？
LATTICE(莱迪思) CPLD FPGA设计软件的LICENSE（授权许可选项）有哪些？
如何使用C程序对LATTICE（莱迪思）的FPGA / CPLD进行编程，是否有相关文档？
LATTICE CPLD FPGA即使设计只做很小的更改，如果要查看物理（physical）视图和布局视图（floor）也需要运行完整的编译流程吗？
对于Lattice FPGA/CPLD XO2编程，“Flash erase, program, verify, secure”和“Flash erase, program, verify, secure plus”有什么区别？
请问LATTICE的XO2\XO3(CPLD\FPGA) 器件怎样执行加密操作？
LATTICE的 crosslink FPGA CPLD使用modelsim仿真出现了一些错误,大伙看看能否帮忙解决
