首次访问?先看看 站点介绍吧
已提问: 2018-08-04 14:25:22 +0800
已查看: 10 次
最后更新: Aug 04 '18
为什么我不能在采用Stratix IV GX / T或Arria II GX收发器工具包设计的收发器模块中实现多个收发器PHY实例?
对于给定的数据速率,哪个频率将为GX器件的高速收发器CMU PLL提供最佳抖动性能?
当在Stratix,Arria和Cyclone收发器器件的XAUI模式下配置时,如何从收发器发送START,TERMINATE和ALIGN代码组?
应该如何使用IP Compiler for PCI Express上的断电管道?
在Stratix IV和Arria II器件中收发器减少MIF动态重配置是否有问题?
为什么在打开ALTGX MegaWizard插件时会出现一个消息框提示我打开TalkBack,即使已经启用了TalkBack功能?
为什么PCIe核心在使用带有MSI的描述符数据接口时会传输损坏的TLP?
在Pads View和Chip Planner中,Stratix IV和Arria II GX器件IO焊盘中某些引脚的位置显示是否存在问题?