如何确保Stratix V器件系列中Avalon-MM和Avalon-ST PCIE HIP之间的一致行为?

对于Stratix®V器件系列,为了确保Avalon®-MM和Avalon-STPCIExpress®硬IP之间的一致行为,需要从Avalon-MM包装器更改3个参数以匹配Avalon-ST中的默认值包装。

解决/修复方法

在文件altpcie_sv_hip_avmm_hwtcl.v中 ,查找文件顶部附近的以下参数定义(第37行和第148行)并进行更改:

参数deskew_comma_hwtcl =“skp_eieos_deskw”,
参数rx_cdc_almost_full_hwtcl = 6,
参数tx_cdc_almost_full_hwtcl = 6,

改成:

参数deskew_comma_hwtcl =“com_deskw”,
参数rx_cdc_almost_full_hwtcl = 12,
参数tx_cdc_almost_full_hwtcl = 11,

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-04 14:24:47 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它