如何在Synopsys VCS工具中使用标准延迟文件(.sdf)编译VHDL输出文件(.vho)或Verilog输出文件(.vo)?

在Synopsis VCS工具中使用SDF编译设计时,添加+compsdf运行时开关。例如:

vcs < my_testbench.v > < my_design.v > -v < atoms.v > +compsdf
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-04 14:22:50 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它