低压差分信号(LVDS)锁相环(PLL)输出的抖动是否与常规PLL输出不同? (APEX TM 20KE,LVDS,PLL)

是。 LVDS PLL是专为低抖动而设计的高性能PLL。与常规(非LVDS)PLL相比,这些PLL的输出时钟具有更低的抖动(通常为20 ps)。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-04 14:22:28 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它