为什么TCK端口应拉低而不是高?

TMSTCK都拉高的器件上电时,JTAG TAP控制器应保持在基极或TEST_LOGIC / RESET状态。然而,在一些上电过程中,从无动力低电平到高电平的转换发生在TMSTCK之间的略微不同的时刻。请参见AN 122中的图9 (通过嵌入式处理器使用ISP的Jam语言)

如果TMSTCK上升到高水平,或者如果TMSTCK之前上升,则应该没有问题。但是,如果TCKTMS之前上升,JTAG TAP控制器将识别状态机时钟的上升沿, TMS信号等于0,并将器件转换为RUN_TEST / IDLE状态。器件保持此状态,直到它从JTAG端口接收到进一步的控制信号。因此, TCK应通过1 kOhm电阻拉低,用于空白和编程器件。参见AN 95中的图4 (MAX器件中的系统内可编程性)

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-04 14:21:04 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它