如何在Quartus II 9.1及更高版本的Cyclone III全速率DDR2 SDRAM高性能控制器II中实现更高的时钟速率?

如果您设计了系统:

1.基于Quartus®II软件9.0版DDR2 SDRAM全速率列的I / O规格的Cyclone®III器件和

2.迁移到Quartus II软件9.1后,将设计更改为使用DDR2 SDRAM高性能控制器II

您可能会观察到核心时序故障和性能下降。

为了实现更高的时钟速率并消除核心时序违规,请考虑以下指南:

I.确保使用基于AFI的PHY。

II。在Quartus II软件中,单击Assignments下拉菜单并选择Settings

    1.单击Physical Synthesis Optimizations。

        一个。将工作级别设置为Extra。

        湾在Optimize for performance部分中,启用所有选项。

    2.单击Analysis&Synthesis Settings并将Optimization technique设置为Speed。

III。如果需要执行电路板重新布局,请确保所有接口引脚都放在一侧(顶部或底部)。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-04 14:19:38 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它