Arria V Pin-Out表:已知问题
问题63759:确定2012年7月及之前所有Arria V器件的表格
当配置模式为活动模式时,引脚输出文件未显示配置后DCLK可用作用户I / O.配置模式为活动模式时,DCLK可在配置后用作常规I / O引脚
添加评论
首次访问?先看看 站点介绍吧
当配置模式为活动模式时,引脚输出文件未显示配置后DCLK可用作用户I / O.配置模式为活动模式时,DCLK可在配置后用作常规I / O引脚
已提问: 2018-08-03 22:23:24 +0800
已查看: 13 次
最后更新: Aug 03 '18
在非DPA模式下为Quartus II软件版本11.1sp2中的Arria V器件使用ALTLVDS_RX时是否存在问题?
Arria V器件中的每个通用I / O(GPIO)引脚都提供PCI钳位二极管吗?
为什么我不能使用x1线为收发器组中的高于6.5536 Gbps的Arria V器件收发器通道提供时钟,但是在使用Quartus II 15.0.1及更早版本时跨越三重态边界?
为什么在Arria V或Cyclone V器件上执行配置后模式边界扫描测试时,无法驱动保留为双向的引脚?
为什么在Arria V或Cyclone V器件上执行配置后模式边界扫描测试时,无法驱动保留为双向的引脚?
如何解决在Arria V器件中专用DSP模块内实现目标寄存器的路径的保持时间违规?
错误(10228):lvds_rx_lvds_rx.v(49)处的Verilog HDL错误:模块“lvds_rx_accum”不能多次声明
将Quartus II软件中的DSP资源导出到Arria V器件设计的Early Power Estimator(EPE)是否有问题?