Arria 10 DisplayPort设计的时序违规

当您为Arria 10器件运行DisplayPort设计时,该设计可能会遇到rx_restart信号的时序违规。该信号在DisplayPort IP内核中以rx_std_clkout为时钟,但连接到在Avalon存储器映射(Avalon-MM)时钟域上运行的复位控制器中的复位引脚。

解决/修复方法

要解决此问题,请在连接到重置控制器之前为顶层的rx_restart信号添加重置同步器。

此问题已在DisplayPort IP内核的15.1版Update 1中得到修复。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-03 22:13:53 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它