当在APEX 20KE器件中使用外部反馈时,为什么ClockLock电路无法锁定输入时钟?

在APEX™20KE器件中,当您使用外部反馈时,锁相环(PLL)必须使用PLL使能引脚( CLKLK_ENA )进行复位,否则PLL可能无法锁定到输入时钟。使用内部反馈时,不需要执行此步骤。

如果您不希望系统必须复位PLL,请使用可选的漏极开路INIT_DONE引脚并将其连接到CLKLK_ENA引脚。在配置期间, INIT_DONE将为低电平,从而复位PLL。配置和初始化后, INIT_DONE被释放并拉高,从而启用PLL操作。如果你想保持对CLKLK_ENA引脚的控制,你可以利用INIT_DONE是一个开漏引脚并用另一个开漏输出信号控制CLKLK_ENA引脚的CLKLK_ENA

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-03 21:52:42 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它