0

LATTICE FPGA ECP5动态时钟切换模块DCSC接口上的modesel是起什么作用的？

ecp5的器件，调用用时钟切换模块Dynamic Clock Select (DCSC)，有个引脚名称叫modesel
请问这个脚对输出的时钟有什么影响 代表的是什么意思?

LATTICE FPGA ECP5动态时钟切换模块DCSC接口上的modesel是起什么作用的？

为什么编译的时候都会报错 ？

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
lzh 头像
添加评论

3 回答

排序依据» 按最早加入 最新问题 最有价值的问题
5
  答案登陆可见 做站不容易，小伙伴支持一下我们吧！
注册
登录
编辑 标为违禁 删除 链接 更多选项...
ganh 头像
添加评论
2

应该一个是dcs，一个是逻辑做的
无毛刺的用的是DCS资源，另一个是lut资源，类似mux，而dcs是有限的

编辑 标为违禁 删除 链接 更多选项...
yinhk 头像

评论

为什么要设置一个modesel， 如果只是为了毛刺，那都希望越干净越好，这是客户这样问我的 ，我也想 既然有那个接口 一定有什么作用吧，lattice 也不会说把一个无用的信号拉出来专门让使用者改来改去吧

lzh 头像lzh ( 2017-08-05 12:21:56 +0800 )编辑
添加评论
1

可以无毛刺切换
跟编译没关系吧。个人愚见，请高手指点。

编辑 标为违禁 删除 链接 更多选项...
wuzhihua2 头像

评论

字面意思都看得懂，那意思是说 设置成1 和 0 都 可以编译通过是吗?

lzh 头像lzh ( 2017-08-05 12:19:41 +0800 )编辑
添加评论
登录/注册后进行回答
注册
登录

提问工具

1 follower

订阅RSS

统计

已提问: 2017-08-05 12:16:49 +0800

已查看: 123 次

最后更新: Jan 07 '18

相似的问题

为什么我用LATTCIE FPGA ECP5的HDMI IP发现时钟信号有，但是CDR却锁不住？

LATTICE ECP5 VERSA板做DDR3 DEMO实验时，REVEAL ANALZER连不上