首次访问？先看看 站点介绍吧
我画的LATTICE ECP5的板子，我用官方的DDR3 DEMO测试，发现DDR3 MEM部分不能正常工作，我这个原理图就是照着官方的画的，不知道为什么用reval始终抓取不到DDR3控制器读取有效的信号。
匿名
订阅RSS
已提问: 2017-08-04 22:12:25 +0800
已查看: 71 次
最后更新: Jan 07 '18
LATTICE ECP5 FPGA支持3G-Level-A的病态码测试吗？
LATTCE ECP5 FPGA 的LVDS速率是多少？可以跑到1G吗？
lattice fpga 的JTAG接口这么画正确吗？
LATTICE FPGA CPLD 多器件JTAG菊花链加载该怎么接？
LATTICE FPGA 哪位碰到过这个情况，能加载不能reveal？
ddr3 存储器的 on the fly 是什么意思？
DDR3 存储器的概念 Write leveling 是什么意思？
谁能解释一下DDR3 存储器的Fly by技术？
LATTICE FPGA ECP5系列可以使用四线制QSPI FLASH配置吗？
用LATTICE FPGA ECP5的SERDERS来做HDMI接口合适吗？
