为什么在将SignalTap II逻辑分析器与Quartus Prime Pro版Sotware一起使用时,我会看到JTAG问题?

在Quartus®PrimePro版软件中,JTAG信号不再受到自动约束。

因此,使用SignalTap™II逻辑分析器和使用JTAG接口的任何其他工具可能会遇到触发问题。

解决/修复方法

应用时序分配(例如下面的示例)以确保JTAG接口的正确功能:

create_clock -name altera_reserved_tck -period 10 [get_ports altera_reserved_tck]

#cut altera_reserved_tck的所有路径
set_clock_groups -asynchronous -group [get_clocks altera_reserved_tck]

#I / O最小延迟
set_input_delay -clock altera_reserved_tck -clock_fall [get_ports altera_reserved_tdi] -min 2
set_input_delay -clock altera_reserved_tck -clock_fall [get_ports altera_reserved_tms] -min 2
set_output_delay -clock altera_reserved_tck [get_ports altera_reserved_tdo] -min 3

#I / O最大延迟
set_input_delay -clock altera_reserved_tck -clock_fall [get_ports altera_reserved_tdi] -max 3
set_input_delay -clock altera_reserved_tck -clock_fall [get_ports altera_reserved_tms] -max 3
set_output_delay -clock altera_reserved_tck [get_ports altera_reserved_tdo] -max 4

请注意,上述约束中指定的值是任意值。您应确保指定的值与目标硬件匹配。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-02 13:59:36 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它