当时序报告中没有报告时序违规时,为什么我的设计在双倍数据速率输入路径上遇到数据损坏失败?

问题是由于Quartus®Prime软件版本16.1及更早版本中的时序模型误相关,这会影响Arria®10通用输入/输出(GPIO)双倍数据速率输入/输出(DDIO)输入路径。这种误差导致路径上的时序分析不正确,导致时间违规未被捕获并在TimeQuest时序分析器报告中报告。

受影响的用例是:

- 所有使用GPIO DDIO全速率到半速率输入路径的Arria 10 VID器件

- 所有Arria 10非VID器件(10AX115,10AX090,10AT115和10AT090除外)使用DDIO全速率至半速率输入路径,并在所使用的I / O bank中使用“io_48_lvds_tile_edge”。

解决/修复方法

对于上面用例示例中列出的受影响设计,请使用Quartus Prime软件版本17.0或更高版本重新运行时序分析。如果在DDIO_IN全速率到半速率路径上观察到时序违规,则更改PLL生成的时钟的相位并重新编译项目

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-02 13:56:06 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它