错误(13880):VHDL绑定指示错误<VHDL File> : 港口<port name>在设计实体中没有为关联组件中的相同通用指定的std_logic类型。

在英特尔®Quartus®PrimePro Edition软件版本17.1 Update 1及更早版本中,如果在VHDL文件中使用std_logic_vertor(0 downto 0)写入的位宽为1,则可能会看到此错误消息。 Platfrom Designer会在生成综合文件时自动将其更改为std_logic。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-02 13:51:12 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它