什么是非统一的时序边缘?

非整数时序边沿是通过某种块的时钟信号,该块不保持边缘的方向。

通过逻辑路由到寄存器的正常时钟信号是unate,这意味着进入逻辑的上升沿只能导致逻辑输出的上升沿,进入逻辑的下降沿只能导致下降沿。输出。

unate函数的示例是AND门,OR门和输入到多路复用器的数据。

非unate函数的示例是XOR门和多路复用器的选择输入。

时钟应仅通过unate功能进行路由,否则时钟可相移180°或频率加倍。时序分析器将其分析基于未被反转的时钟,并在检测到非连接功能时发出警告。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-02 13:49:57 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它