为什么我的Cyclone®10GX PCIe硬IP链路宽度低迷?

当Polling.Config状态下的Intel®Cyclone®10GX PCIe Hard IP内核接收到TS2训练序列时,无法保证自动通道极性反转。链接可以训练到小于预期的链接宽度或者可能不能成功训练。这可能会影响具有任何PCIe速度和宽度的配置。

当Cyclone 10 GX PCIe Hard IP在Polling.Active状态期间接收TS1训练序列时,支持自动通道极性反转。

解决/修复方法

对于控制PCIe链路两端的封闭系统,在Cyclone 10 GX PCIe Hard IP和链路伙伴之间设计没有通道极性反转的电路板。如果电路板设计已经完成了通道极性反转,请使用Quartus®Prime版本17.1或更高版本中的自动通道极性反转软IP。

对于不控制PCIe链路两端的开放式系统,请使用Quartus®Prime版本17.1或更高版本中的自动通道极性反转软IP解决方案。此软IP不支持Gen1x1 Cyclone 10 GX PCIe硬IP配置,通过协议配置或自主硬IP模式。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-02 13:45:53 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它