错误(13381):alt_vip_cps_alg_core_packer.sv(169)处的Verilog HDL错误:part-select具有负或零大小,但必须使用一个或多个位

由于Arria®10Color Plane Sequencer II IP内核存在问题,当使用并行使用多个像素的参数化对IP进行编译时,您可能会在Quartus®PrimePro软件版本16.1中看到上述错误。

解决/修复方法

从Quartus Prime Pro软件的软件版本16.1.1开始修复此问题。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-02 13:45:00 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它