当PCIEx1(HIP)的CMU PLL位于同一通道时,为什么收发器TX单工发送错误的数据?

由于Intel®Arria®V和IntelCyclone®V器件存在问题,如果具有硬IP的PCIex1的CMU PLL位于同一收发器通道中,则仅TX模式下的发送器可能会输出不正确的数据。 TX仅模式下的发送器和带硬IP的PCIex1的CMU PLL不能放在收发器通道1或4上。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-02 13:42:59 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它