每个Stratix™器件数字信号处理(DSP)模块中有多少套寄存器?

每个Stratix器件DSP模块中有三组独立的寄存器。

两个寄存器组位于乘法器块中。其中一组包括输入到乘法器的输入寄存器。另一组(称为流水线寄存器)位于乘法器的输出端。

最终寄存器组位于加法器/减法器/累加器单元的输出端。

除非您指定了乘法累加模式,否则所有三个寄存器组都是可选的。在乘法累加模式中,第三组是强制性的。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-02 13:36:54 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它