7系列GTH收发器 - TX和RX延迟值

描述

此答复记录提供7系列FPGA GTH收发器的TX和RX延迟值。这些表格将添加到7系列FPGA GTX / GTH收发器用户指南 (UG476)中。

笔记:

  1. 请注意,使用RX缓冲旁路时,RXDDIEN必须为1才能确保可预测的固定延迟。
  2. 最小值和最大值是理论值。这些配置可能不会映射到任何协议。
  3. 根据用户指南,假设USRCLK和USRCLK2阶段匹配。
  4. 通过TX结构接口的延迟取决于一个人对延迟的精确定义。如果延迟定义为从数据发送到TXDATA的时钟边沿到将数据的第一部分从结构接口输出的时钟边沿(进入内部PCS)的时间,则上表中的条目是准确的,忽略了时钟从布料到GT的插入时间。
  5. 当重置时,弹性缓冲区的延迟如下:
    2个RXUSRCLK周期
    + CLK_COR_MIN_LAT字节时间
    +/- 0.5 RXUSRCLK周期


请注意,此公式仅在缓冲区复位时有效。对于一般操作,请使用延迟表。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 15:11:36 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它