7系列FPGA设计助手 - 有关使用不同时钟缓冲器的详细信息

描述

7系列器件系列中提供的不同时钟缓冲器允许您通过启用或选择来设置时钟区域或控制时钟使用。此答复记录包含有关在何处查找7系列器件系列中可用的每个不同时钟缓冲器的文档的信息。

注意:此答复记录是Xilinx 7系列FPGA解决方案中心(Xilinx答复46370)的一部分 。 Xilinx 7系列FPGA解决方案中心可用于解决与7系列器件相关的所有问题。无论您是使用7系列FPGA开始新设计还是解决问题,都可以使用7系列FPGA解决方案中心来指导您获取正确的信息。

以下缓冲器可用于7系列FPGA设计中的时钟:
  • BUFIO
  • BUFR
  • BUFMR
  • BUFG / BUFGCTRL / BUFGMUX
  • BUFH

BUFIO和BUFR

BUFIO和BUFR缓冲区用于不需要到达器件所有区域的区域时钟。它们通常用于为IOSERDES接口提供时钟。如果您想获得有关如何使用这两个缓冲区的其他信息,可以在7系列FPGA的当前资源用户指南 (UG472)的区域时钟资源部分找到此信息: http//www.xilinx.com/support/documentation /user_guides/ug472_7Series_Clocking.pdf

BUFMR

BUFMR是7系列器件系列的新产品。 7系列器件系列中的BUFR和BUFIO只能在其自己的时钟区域内本地路由。必须使用BUFMR路由到相邻的时钟区域.BBFMR只能使用MRCC(支持多区域时钟)引脚驱动。如果您想了解有关如何使用此缓冲区的更多信息,请参阅多区域时钟缓冲区和7系列FPGA时钟资源用户指南 (UG472)的附录A: http//www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf

BUFG,BUFGCTRL和BUFGMUX

BUFG,BUFGCTRL和BUFGMUX用于需要在整个器件中达到逻辑的全局时钟。您只能通过CCIO(Clock Capable IO)引脚访问BUFG缓冲区。如果您想了解有关如何使用BUFG缓冲区的更多信息,请参阅“ 7系列FPGA高级用户指南” (UG472)的“全局时钟资源”部分: http//www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf

BUFH

水平时钟缓冲器(BUFH)在单个区域中驱动水平全局时钟树脊。这些缓冲器包括一个时钟使能,可用于动态打开或关闭时钟网络。这使您可以通过关闭未使用的逻辑区域来节省电量。有关如何使用BUFH缓冲区的更多信息,请参阅7系列FPGA时钟资源用户指南 (UG472)的区域时钟资源部分: http://www.xilinx.com/support/documentation/user_guides/ug472_7Series_Clocking.pdf

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 15:11:10 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它