7系列FPGA设计助手 - 在结构中设置逻辑控制

描述

此答复记录提供了使用触发器和逻辑控件的说明,可以设置这些控件以帮助提高设计性能。

注意:此答复记录是Xilinx 7系列FPGA解决方案中心(Xilinx答复46370)的一部分 。 Xilinx 7系列FPGA解决方案中心可用于解决与7系列器件相关的所有问题。无论您是使用7系列FPGA开始新设计还是解决问题,都可以使用7系列FPGA解决方案中心来指导您获取正确的信息。

7系列FPGA架构中有许多基元可用于置位/复位控制,时钟使能和其他逻辑控制功能。这些类型的逻辑控制可以在您的逻辑中推断或手动实例化。

时钟启用

对于设计中的时钟,应始终使用时钟使能,以节省时钟资源,改善时序特性并降低功耗。如果要在整个时钟树上启用时钟,可以使用BUFG上的时钟使能。如果只需要启用寄存器,请使用寄存器中可用的各个时钟使能控制。

设置/复位

在设计中使用设置或重置功能时,请始终同步使用设置或重置。使用异步复位可能会导致性能下降,因为综合工具无法轻松执行优化。对于在不同原语中使用的其他控制端口,应该使用同步控制的原因相同,因为异步操作限制了综合期间的优化。

请仔细阅读HDL编码实践以加速设计性能白皮书 (WP231),因为它详细讨论了应该用于优化设计性能的编码实践: http//www.xilinx.com/support/documentation/white_papers/ wp231.pdf

此外,7系列FPGAUser指南更详细地描述了基元和块(块RAM,CLB,MMCM,缓冲器等),以便您更好地了解7系列FPGA架构如何在设计中为您工作。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 15:10:49 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它