7系列FPGA设计助手 - 使用SRL来节省资源

描述

此答复记录讨论了如何使用移位寄存器查找表(SRL)来帮助节省结构中的资源。

注意:此答复记录是Xilinx 7系列FPGA解决方案中心(Xilinx答复46370)的一部分 。 Xilinx 7系列FPGA解决方案中心可用于解决与7系列器件相关的所有问题。无论您是使用7系列FPGA开始新设计还是解决问题,都可以使用7系列FPGA解决方案中心来指导您获取正确的信息。

SRL原语可用于减少设计中使用的资源。您可以在结构中专用的性能优化SRL模块中实现移位寄存器,而不是使用一系列触发器实现移位寄存器。但是,为了在设计中使用SRL,必须小心如何使用重置。

复位不应该用在设计中的移位寄存器上,因为这需要围绕SRL块的附加逻辑,这会降低性能并增加实现移位寄存器所需的逻辑量。

有关在设计中使用SRL的更多信息,请参阅“ 加速设计性能HDL编码实践中的 SRL”部分白皮书 (WP231): http//www.xilinx.com/support/documentation/white_papers/wp231.pdf

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 15:10:42 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它