7系列FPGA设计助手 - 在7系列FPGA中设计Block RAM和FIFO结构

描述

本答复记录提供了有关如何在7系列FPGA架构中使用Block RAM和FIFO块的信息。

注意:本答复记录是Xilinx 7系列FPGA解决方案中心(Xilinx答复46370)的一部分 。 Xilinx 7系列FPGA解决方案中心可用于解决与7系列器件相关的所有问题。无论您是使用7系列FPGA开始新设计还是解决问题,都可以使用7系列FPGA解决方案中心来指导您获取正确的信息。

7 SeriesFPGA中的内置Block RAM和FIFO原语可用于实现设计的RAM,ROM和FIFO模块。 Block RAM和FIFO针对性能进行了优化,允许您在设计中实现RAM,ROM或FIFO模块,而无需切片逻辑中的大量结构资源。

7系列FPGA内存资源用户指南 (UG473)提供了有关Block RAM和FIFO的更多详细信息。建议您仔细阅读用户指南,以熟悉其使用以及如何在设计中使用它们:
http://www.xilinx.com/support/documentation/user_guides/ug473_7Series_Memory_Resources.pdf

此外,以下答案记录有助于提供有关在代码中实现Block RAM和FIFO块的不同方法的详细信息:
(Xilinx答复46515) - 如何推断在HDL代码中使用Block RAM和FIFO原语
(Xilinx答复46516) - 使用Block RAM CORE Generator和FIFO CORE Generator设置用于HDL代码的块
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 15:10:28 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它