Spartan-6 FPGA设计助手 - 为Spartan-6 FPGA设计

描述

本答复记录提供了有关为Spartan-6 FPGA创建设计的指导。

注意:本答复记录是XilinxSpartan-6 FPGA解决方案中心(Xilinx答复44744)的一部分.XilinxSpartan-6 FPGASolution中心可用于解决与Spartan-6器件相关的所有问题。您是否正在使用Spartan-6 FPGA开始新设计或解决问题,使用Spartan-6 FPGA解决方案中心指导您获取正确的信息。

在设计Spartan-6 FPGA时,请查看应用说明和知识产权(IP),以确定是否有任何可用于您所针对的应用的应用。

Spartan-6 FPGA应用笔记:
http://www.xilinx.com/support/documentation/spartan-6_application_notes.htm

Spartan-6 IP:
http://www.xilinx.com/ipcenter/index.htm

对于IP或应用笔记未涵盖的设计领域,以下答案记录提供了有关如何推进Spartan-6 FPGA设计的指导:
(Xilinx答复46744) - 在Spartan-6 FPGA中设计时钟结构
(Xilinx答复46745) - 在Spartan-6 FPGA中设计可配置逻辑结构
(Xilinx答复46740) - 在Spartan-6 FPGA中设计Block RAM和FIFO结构
(Xilinx答复46742) - 为Spartan-6 FPGA中的I / O,PCIe,存储器控制器和DSP设计

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 15:07:03 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它