Spartan-6 FPGA设计助手 - 在Spartan-6 FPGA中设计Block RAM

描述

本答复记录提供了有关如何在Spartan-6 FPGA架构中使用Block RAM的信息。

注意:本答复记录是XilinxSpartan-6 FPGA解决方案中心(Xilinx答复44744)的一部分.XilinxSpartan-6 FPGASolution中心可用于解决与Spartan-6器件相关的所有问题。您是否正在使用Spartan-6 FPGA开始新设计或解决问题,使用Spartan-6 FPGA解决方案中心指导您获取正确的信息。

Spartan-6 FPGA中的内置Block RAM原语可用于为设计实现RAM,ROM和FIFO模块。块RAM针对性能进行了优化,允许您在设计中实现RAM,ROM或FIFO模块不需要切片逻辑的大量结构资源。

Spartan-6 FPGABlock RAM资源用户指南 (UG383)提供了有关Block RAM的更多详细信息。建议您仔细阅读用户指南,以熟悉其使用方法以及如何在设计中使用:
http://www.xilinx.com/support/documentation/user_guides/ug383.pdf

此外,以下答案记录可用于提供有关在代码中实现Block RAM块的不同方法的详细信息:
(Xilinx答复46748) - 如何推断HDL代码中Block RAM原语的使用
(Xilinx答复46747) - 使用Block RAM CORE Generator并设置块以用于HDL代码
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 15:06:57 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它