Spartan-6 FPGA设计助手 - 如何推断HDL代码中Block RAM和FIFO原语的使用

描述

以下答案记录为您提供有关如何推断HDL代码中的Block RAM和FIFO原语的信息。

注意:本答复记录是XilinxSpartan-6 FPGA解决方案中心(Xilinx答复44744)的一部分.XilinxSpartan-6 FPGASolution中心可用于解决与Spartan-6器件相关的所有问题。您是否正在使用Spartan-6 FPGA开始新设计或解决问题,使用Spartan-6 FPGA解决方案中心指导您获取正确的信息。

可以在HDL代码中正确实现Block RAM和FIFO .XST 用户指南 (UG627)详细讨论了如何编码以便在设计中推断出Block RAM或FIFO:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_2/xst.pdf

具体来说,“RAM和ROM硬件描述语言(HDL)编码技术”部分提供了有关如何推断设计中使用Block RAM构建的RAM和ROM的详细信息。

此外, 用于加速设计性能HDL编码实践白皮书 (WP231)提供了有关编码技术的更多信息,可用于优化设计中Block RAM的性能。请参阅“最大化Block RAM性能”部分:
http://www.xilinx.com/support/documentation/white_papers/wp231.pdf

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 15:06:13 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它