Spartan-6 FPGA设计助手 - 有关时钟向导的信息

描述

时钟向导将指导您完成PLL和DCM可用的各种功能和属性。如果您计划使用PLL或DCM,建议您在设计中使用时钟向导。此答复记录包含有关如何访问时钟向导的信息以及可帮助您了解如何使用向导的任何文档。

注意:本答复记录是XilinxSpartan-6 FPGA解决方案中心(Xilinx答复44744)的一部分.XilinxSpartan-6 FPGASolution中心可用于解决与Spartan-6器件相关的所有问题。您是否正在使用Spartan-6 FPGA开始新设计或解决问题,使用Spartan-6 FPGA解决方案中心指导您获取正确的信息。

在何处访问时钟向导

可以从CORE Generator软件访问时钟向导。在CORE Generator中,可以通过查看FPGA功能和设计文件夹找到时钟向导,它包含在Clocking文件夹中。或者,在Search字段中输入“Clocking Wizard”。

如果您正在寻找有关如何使用向导的更多信息,请参阅LogiCORE IP时钟向导数据表 (DS709):
http://www.xilinx.com/support/documentation/ip_documentation/clk_wiz_ds709.pdf

有关DCM和PLL功能及其用法的更多信息,请参阅Spartan -6 Clocking Resources用户指南 (UG382)的时钟管理技术部分:
http://www.xilinx.com/support/documentation/user_guides/ug382.pdf
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 15:06:07 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它