Virtex-7 FPGA - 加速文件修订历史
描述
此答复记录包含Virtex-7系列速度文件的修订历史记录。解
加速文件修订历史记录
1.09版本:变更说明和解释 - 14.5 / 2013.1
- 更新了Q级器件的IOB,RAM,FIFO和PCIe
- 更新了-1Q的I / O标准块
1.08版本:变更说明和解释 - 14.4 / 2012.4
- 针对-2速度等级器件更新了PHYCONTROL保持规范
- 7v585t -3速度等级器件的生产状态变为
1.07发布:变更说明和解释 - 14.3 / 2012.3
- 更新了PCIeblock
- 更新了Phaser和IOI块
- 7v585t和7vx485t器件的生产状态更改为
(7XV)1.06
- 更新时钟
- 更新了PCIe
(低功率)1.07
- 更新了Block RAM和FIFO块
- 更新了IOI,IOB,互连和I / O标准块
- 更新了CMT,MMCM和PLL模块
1.06版本:变更说明和解释 - 14.2 / 2012.2
- 更新了CLB块
- 更新了SERDES,PhyController,IOI,IODELAY和IOB块
- 更新了时钟,MMCM和PLL模块
- 更新了Block RAM和FIFO块
(7XV)1.04
- 更新时钟
- 更新了PCIe
(低功率)1.06
- 更新了Block RAM和FIFO块
- 更新了Phaser块
- 更新了IODELAY和IOB块
1.04版本:变更说明和解释 - 14.1 / 2012.1
- 更新了CLB块
- 更新了SERDES,PhyController,IOI,IODELAY和IOB块
- 更新了时钟,MMCM和PLL模块
- 更新了Block RAM和FIFO块
(7XV)1.03
- 更新时钟
- 更新了PCIe
(低功率)1.05
- 更新了Block RAM和FIFO块
- 更新了时钟,MMCM和PLL模块
- 更新了Phaser,DSP模块
- 更新了CLB,IODELAY和IOB块
1.02版本:变更说明和解释 - 13.3
- 更新了Block RAM和FIFO
- 更新了SERDES
- 更新了时钟,MMCM和PLL模块
- 更新了Phaser块
- 更新了IODELAY块
(7XV)1.01
- 更新时钟
- 更新了PCIe
(低功率)1.03
- 更新了SERDES
- 更新了Block RAM
- 更新了DSP
- 更新了MMCM和PLL
- 更新时钟
- 更新了PCIe
1.01版本:变更的描述和说明 - 13.2
- 更新了互连
- 更新了IOB
- 更新了DSP
- 更新了IODELAY
- 更新时钟
- 更新了PCI
- 更新了Block RAM和FIFO
- 更新了MMCM和PLL
(7XV)1.00
- 更新时钟
- 更新了PCIe
- 将标签更改为高级
(低功率)1.02
- 更新了DSP Block
- 更新了CLB块
- 更新时钟
- 更新了Block RAM
1.00发布:变更的描述和说明 - 13.1
- 更新了DSP块
- 更新了Block RAM
- 更新了PLL,MMCM和时钟
- 更新了互连
(低功率)1.01
- 更新了DSP块
- 更新了Block RAM
- 更新了PLL,MMCM和时钟
- 更新了互连
添加评论