14.1 EDK,Zynq - 为什么只有一半的PS DDR内存可以与MicroBlaze连接使用?

描述

在processing_system7上启用AXI端口时,将显示以下INFO消息。为什么只有一半的PSDDR内存可以与MicroBlaze处理器连接使用?

信息:您可以通过processing_system7 AXI从接口修改可编程逻辑访问的DDR地址范围。如果MicroBlaze处理器是processing_system7 AXI从机接口的主机,请使用地址范围的上半部分(基地址= 0x20000000;高地址= 0x3FFFFFFF)。对于所有其他主器件,可以使用DDR地址的任何子集。

MicroBlaze只能访问DDR地址范围的上半部分,因为:

- MicroBlaze的复位向量固定在地址0x0000_0000。
-Most MicroBlazetopologiesuselocal BlockRAM(LMB)用于存储复位和其他异常向量,以实现最小延迟。
- 默认的PS DDR / OCM地址范围包括0x0000_0000。
-EDK要求地址范围为2 ^ n地址对齐。

因此,打算访问PS DDR系列的大多数MicroBlaze设计都需要将相关的PS AXI接口地址范围修改为DDR的上半部分。可以通过在“系统组件视图”的“地址”选项卡中修改关联的BASEADDR参数来实现此目的。

请注意,如果LMB未用于主机地址0x0000_0000,则此限制不适用,并且可以使用完整的DDR地址范围。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:59:29 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它