LogiCORE IP串行RapidIO Gen2 v1.4 - ISE 14.1和Vivado 2012.1设计套件的发行说明和已知问题

描述

本发行说明和已知问题答复记录适用于ISE 14.1和Vivado 2012.1设计工具中发布的LogiCORE IP Serial RapidIO Gen2 v1.4,其中包含以下信息:
  • 新功能
  • 支持的器件
  • 已解决的问题
  • 已知的问题
  • 其他信息
有关安装说明,一般CORE Generator工具已知问题和设计工具要求,请参阅“ IP版本说明指南”

新功能:

ISE设计套件

  • ISE 14.1工具支持
  • ChipScope工具支持
  • 调试总线支持
  • 在Kintex-7 GES,Virtex-7 IES和Virtex-6 FPGA 6.25 Gb / s上验证的硬件(有关更多信息,请参阅IP版本说明指南)
  • 致命之前可配置的其他链接请求
  • 5.0 / 6.25 Gb / s x4配置中的用户定义端口和Separate Messaging端口
  • 增加了Virtex-6 FPGA 6.25 Gb / s x4支持
  • 示例设计的增强功能:统计捕获,可寻址存储空间

Vivado设计套件

  • 2012.1设计工具支持

支持的器件:

ISEDesign套房

此版本的核心支持以下器件系列:

  • Virtex-7器件
    • 的Virtex-7
    • Virtex-7 -2G
    • Virtex-7 HT / XT
    • Virtex-7低压(-2L)
  • Kintex-7器件
    • Kintex-7产品
    • Kintex-7低压(-2L)
  • Virtex-6器件
    • 的Virtex-6
      • CXT / LXT / SXT / HX
    • Virtex-6低功耗(-1L)
      • LXT / SXT

Vivado设计套件

此版本的核心支持以下器件系列。

  • Virtex-7器件
    • 的Virtex-7
    • Virtex-7 -2G
    • Virtex-7 HT / XT
  • Kintex-7器件
    • Kintex-7产品

已解决的问题:

ISE设计套件

  • (Xilinx答复45866) - LogiCORE IP串行RapidIO Gen2 v1.3 - 接收PHY层中的格式错误的数据包生成
  • (Xilinx答复46008) - LogiCORE IP串行RapidIO Gen2 v1.3 - 处理元件中的“公共传输大系统支持”位功能CAR未正确设置
  • (Xilinx答复46089) - LogiCORE IP串行RapidIO Gen2 v1.3 - “端口n控制CSR寄存器”表中的错误双通道端口支持信息
  • (Xilinx答复45976) - LogiCORE IP串行RapidIO Gen2 v1.3 - “警告:NgdBuild:931 - 实例上SIM_DEVICE的值......”
  • (Xilinx答复46629) - LogiCORE IP串行RapidIO Gen2 v1.3 - 禁用“源维护支持”选项不受支持
  • (Xilinx答复47103) -LogiCORE IP串行RapidIO Gen2 v1.3 - 近距离的多个错误可能会阻止内核发送LRESP
  • (Xilinx答复47019) -LogiCORE IP串行RapidIO Gen2 v1.3 -Core在IDLE2接收时钟补偿失去同步
  • (Xilinx答复46904) - LogiCORE IP串行RapidIO Gen2 v1.3 -Core在接收由少于4个空闲字节分隔的控制符号时发出PNA
  • (Xilinx答复46905) - LogiCORE IP串行RapidIO Gen2 v1.3 - treq_tvalid在数据传输过程中取消断言treq_tready时连续切换

Vivado设计套件

  • NA

已知的问题:

ISE设计套件

Vivado设计套件

  • (Xilinx答复47411)当层次结构设置为“重建”时,格式错误的SRIO综合网表
  • (Xilinx答复47744) IDLE2模式不受支持
    设计的某些配置可能无法满足时序要求。
  • 尚未执行硬件验证。此版本仅是一个设计工具版本,应该仅用于实现和
    仿真分析。
  • 在Vivado设计工具流程中尚未添加ChipScope工具支持。
  • (Xilinx答复47919) - 启用LCSBA并将其分配给特定地址时,示例设计仿真失败
  • (Xilinx答复50139) - 不支持16位器件ID宽度

其他信息

以下答案记录提供了LogiCORE IP Serial RapidIO Gen2 v1.4核心中引入的其他功能的说明。这不包含在当前的产品指南中。它将在下一个版本中添加。

修订记录
05/08/2012 - 初始版本
05/24/2012 - 添加链接(Xilinx答复50139)

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:59:07 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它