14.x PlanAhead - PlanAhead 14.x的已知问题

描述

此答复记录列出了ISE Design Suite 14.x版本中PlanAhead工具的已知问题。

每个已知问题都包含指向另一个答案记录的链接,其中包含有关该问题的其他信息

PlanAhead 14.7中的突出已知问题
(Xilinx答复34877) - 相对于PlanAhead许可证位置,PlanAhead在其他服务器上找不到浮动PR许可证
(Xilinx答复36251) - PlanAhead错误地允许用户更改输入上的转换和驱动器属性并将其导出到“.ucf”文件
(Xilinx答复38711) - 在I / O规划项目中,PlanAhead工具无法为带有通配符的名称创建I / O端口
(Xilinx答复41668) - 不支持DIFF_TERM作为LVDS输入的I / O属性
(Xilinx答复42010) - 无法一步设置多个I / O属性
(Xilinx答复42152) - 7系列FPGA的一些无效MAP选项是可选的(但不使用)
(Xilinx答复42470) - 交互式DRC可防止在封装视图中纠正引脚布局错误
(Xilinx答复42656) - 某些Tcl'help '命令会导致意外错误
(Xilinx答复42700) - “更多颜色”选项不能在Linux 64位上使用
(Xilinx答复45458) - 在PlanAhead工具中重置3.4 MIG IP内核会删除所有核心文件
(Xilinx答复45468) - 在Tcl中引用指向已删除端口的指针,导致和意外错误
(Xilinx答复46406) - 加载RTL问题惰性“xlicmgr无法读取加密文件:ERROR:sim:928”消息用于加密文件
(Xilinx答复46718) - 添加Chipscope时,不会独立处理多个综合和实现运行
(Xilinx答复47379) - 当目录包含亚洲字符时,IP目录不会向项目添加IP
(Xilinx答复47831) - PlanAhead以与ISE命令工具不同的格式处理/应用约束
(Xilinx答复50912) - 在时序检查显示中,MaxSkew时序违规未突出显示为红色
(Xilinx答复51059) - SSN报告噪声分析报告错误地显示为可用于Spartan-6Q部件
(Xilinx答复52242) - PlanAhead - report_drc错误报告Virtex-5 FPGA中的GTL I / O不兼容性
(Xilinx答复53368) - PlanAhead - 用PULLUP和PULLDOWN约束差分对忽略其中一个约束
(Xilinx答复55991) - 时钟交互报告并不完全清楚它如何将用户TIG路径视为无约束
(Xilinx答复56268) - 在Virtex-5引脚规划项目中自动放置所有端口时发生间歇性崩溃
(Xilinx答复56273) - 在包视图中撤消端口的拖放会导致重复的端口
(Xilinx答复57157) - PlanAhead工具中的关联ELF文件删除了仿真源中的DUT
(Xilinx答复57716) - Mealy二进制状态机的语言模板错字
(Xilinx答复57873) - Spartan-3 3400-tw144在Bank 7(Site P77和P78)上无法识别差分对分配

PlanAhead 14.7中已解决的已知问题

没有

PlanAhead 14.6中已解决的已知问题
(Xilinx答复53874) - 未保存比特流设置下的更多选项字段的值
(Xilinx答复55410) - launch_xpa失败了“错误:[普通17-180] Spawn失败:没有错误......”

PlanAhead 14.5中已解决的已知问题
(Xilinx答复52786) - 14.4 PlanAhead - SSN记者不分析I2C IOSTANDARD引脚并报告部分分析:通过
(Xilinx答复53809) - 在PlanAhead 14.4中为ZC706评估套件创建项目时,相应的部分不正确
(Xilinx答复53831) - 当多个实例立即“固定”时,PlanAhead更改未保存在UCF文件中
(Xilinx答复53867) - 当外部编辑器对测试平台进行更改并且isim重新启动时,PlanAhead挂起
(Xilinx答复54059) - 在运行ISim并通过ISim GUI重新启动仿真后,PlanAhead工具挂起
(Xilinx答复54856) - 导入包含许多IP内核的ISE项目可能会在重新生成IP时出现问题

PlanAhead 14.4中已解决的已知问题
(Xilinx答复51519) - 差分LVDS对在PAD报告中错误地将P侧报告为输入,将N侧报告为输出
(Xilinx答复52753) - 从IP目录启动IP自定义GUI需要几秒钟
(Xilinx答复55842) - “错误:MapHelpers:151 - 处理区域组范围时出错。”
(Xilinx答复55872) - 在直方图视图中很难选择小项目计数箱

PlanAhead 14.3中已解决的已知问题
(Xilinx答复45651) - PlanAhead无法复制IP核以创建轻微变化?
(Xilinx答复46406) - 为无法查看的加密文件发出错误消息
(Xilinx答复51309) - 将I / O引脚规划项目保存到新的UCF文件会导致java.lang.NullPointerException
(Xilinx答复51574) - 错误:[通用17-161]为“对象”指定的选项值无效
(Xilinx答复51888) - BankI / O Bank中专用的bankType不支持DIFF_HSTL_II_DCI_18 I / O标准:4(专用)
(Xilinx答复52496) - 尝试从“设计流程”窗格访问“实施设置”时产生的内部异常
(Xilinx答复52984) - Hi-rel部件的器件视图显示为重叠I / O.
(Xilinx答复52985) - 报告利用率按钮显示为详细设计
(Xilinx答复53725) - 错误:[通用17-39]'launch_isim'因早期错误而失败

PlanAhead 14.2中已解决的已知问题
(Xilinx答复38656) - PlanAhead无法根据信号名称推断差分对
(Xilinx答复45475) - 如果不是最新版本的IP,PlanAhead无法导入ISE IP内核
(Xilinx答复47398) - 在XPS设计上重新运行Synthesis无法重新生成/查找xps子模块
(Xilinx答复50159) - 使用PlanAhead GUI中的ModelSim产生“错误:[运行-112]无法找到ModelSim'vsim”可执行程序
(Xilinx答复50262) - 实现EDK项目导致:错误:NgdBuild:634 - 无法打开输入BMM文件
(Xilinx答复51003) - PlanAhead Schematic查看器不将无符号向量数组元件分组为总线
(Xilinx答复55733) - 导入XPS项目时,PlanAhead实用程序脚本中的仿真和综合目标未设置语言选项
(Xilinx答复55755) - 14.1 PlanAhead - 使用-force选项存档项目给出:错误:[Common-70]应用程序异常:项目已存在且此别名
(Xilinx答复55852) - 如果我导入ISE项目,PlanAhead工具会在ISE项目目录中创建.ppr和项目
(Xilinx答复55878) - “使用不正确的顶部创建运行”的严重错误消息不应该有“忽略”复选框

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:57:17 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它