Zynq-7000 SoC,DDR - LPDDR2模式下不支持自动ZQ校准

描述

LPDDR2模式下的DDR控制器在正常操作期间不会发出自动长/短校准命令(ZQCL / ZQCS)。

在DDR初始化阶段进行校准,但温度和电压通常会随时间变化,并且必须定期进行校准。

软件必须发出明确的ZQ校准命令,以保持DRAM I / O缓冲器的峰值性能。

影响:

次要。支持解决方法。

解决方法:

手动发出定期ZQCL / ZQCS命令。

受影响的配置:

在LPDDR2模式下使用PS DDR内存控制器的系统。

受影响的器件版本:

请参阅(Xilinx答复47916) - Zynq-7000设计咨询主答复记录


影响细节

正常运行时温度和电压会发生变化。

在没有发出校准命令的情况下,由于温度和电压变化导致的阻抗容限的损失可能导致数据眼图的移位。

这可能会导致数据损坏。 Xilinx器件驱动程序针对此问题实施解决方案。

解决方法细节

解决方法是通过使用MRW接口到DRAM的软件控制手动发出定期ZQCL / ZQCS命令。通过写入DRB.ERRATA ITEM源中的APB寄存器reg_ddrc_mr_data可以获得此功能。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:46:28 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它