Zynq-7000 SoC,SPI - 主模式设置时序和SPI参考时钟周期

描述

MI的设置时序取决于在主模式下操作SPI接口时的SPI参考时钟周期。它总是等于一个参考时钟周期。

影响:
不重要的。满足新的设置要求可确保不会出现问题。
解决方法: 只要在设计电路板之前已知参考时钟值并且相对于等于最慢可能参考时钟的周期的设置满足时序,就不会有任何问题。
受影响的配置: 在主模式下使用SPI控制器的系统。
受影响的器件版本: 请参阅(Xilinx答复47916) - Zynq-7000 SoC芯片版本差异


注意:

SPI_REF_CLK时钟频率必须大于CPU_1x时钟频率。

对于GES器件,SPI_REF_CLK时钟频率必须小于或等于125 MHz。
对于生产器件,SPI_REF_CLK时钟频率必须小于或等于200 MHz。

确保您的最终设计符合这些限制。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:46:10 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它