Zynq-7000 SoC,信号 - 当VCCO_MIO处于2.5 / 3.3V时将GPIOB编程为HSTL18会损坏IOB接收器

描述

如果VCCO_MIO为2.5V或3.3V,则不得将MIO引脚(GPIOB)的I / O缓冲区编程为使用VREF(对于差分HSTL接收器)。如果满足以下条件,则I / O缓冲区可能会发生长期损坏:

  1. 使用slcr.MIO_PIN _ * [IO_Type]控制位将特定存储体的至少一个I / O设置为LVCMOS25,LVCMOS33或LVTTL。
  2. 使用slcr.GPIOB_CTRL [VREF_SW_EN]寄存器控制位使能内部VREF电压,并将VREF引脚设置为0.9V。
  3. 一个I / O(与#1中的IO在同一个存储区中)配置为HSTL18,输出为3态,焊盘驱动为2.5V或更高级别。

如果VCCO_MIO为2.5V或3.3V,则不得将GPIOB编程为差分接收器的VREF。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:45:13 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它