2012.1 IP Packager - “无法在IP上找到综合文件”用于打包的IP

描述


当我在CORE Generator工具中生成打包的IP时,会发生以下错误:

“将外部泛型应用于'my_core_v1_0'......
完成交付C模型仿真文件。
为'my_core_v1_0'提供相关文件......
将5个文件传送到目录中
/ project_directory / my_core_src_v_test / ise_cg / ipdir / TMP / _cg / my_core_v1_0
警告:sim - 没有综合':ise.xilinx.com:synthesis.rtl'的模型名称,默认为'root'。
为'my_core_v1_0'生成实施网表...
信息:sim - 预处理'my_core_v1_0'的HDL文件...
错误:sim - 无法在IP上找到综合文件
错误:sim - 执行Tcl生成器失败。
错误:sim - 无法生成'my_core_v1_0'。执行Tcl生成器失败。

错误:sim:877 - 执行IP'My Core v1.0'时发现错误“

外部IP打包为“set_param ipx.enableCoreGen true”的统一IP。

IP Packager自动将其推断为Vivado和CORE Generator工具的综合交付。由于我希望核心作为CORE Generator工具中的源核心提供,我删除了xilinx_cgverilogsynthesis组,然后在rdi_packip.tcl文件中添加了xilinx_cgverilogsourcedelivery组,如下所示:
ipx :: remove_file_group {xilinx_cgverilogsynthesis} $ component
ipx :: add_file_group -type {cg:verilog:source_delivery} {xilinx_cgverilogsourcedelivery} $ component
ipx :: add_default_generators $ component

它似乎将发电机称为综合交付。


此问题将在Vivado Design Suite 2012.2中修复。

您还可以通过先删除所有生成器来更新生成器,然后重新添加生成器:
IPX :: remove_all_generator
IPX :: add_default_generators

请注意,您最后只需要调用ipx :: add_default_generators命令一次。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:42:09 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它